logo
Отправить сообщение
продукты
products details
Домой > продукты >
Поля интегральных схема вентильной матрицы решетка ЭКП3 электронного Программабле

Поля интегральных схема вентильной матрицы решетка ЭКП3 электронного Программабле

MOQ: 10pcs
цена: Подлежит обсуждению
standard packaging: 450пкс/бокс
Delivery period: 2-3 дня
payment method: T / T, Western Union
Supply Capacity: 3050ПКС/ВЭЭК
Подробная информация
Место происхождения
МОЙ
Фирменное наименование
Lattice
Сертификация
Rohs
Номер модели
LFE3-17EA-6FTN256I
Продукт:
ЭКП3
Количество элементов логики:
17000
Количество блоков массива логики - лабораторий:
2125
Количество И/Ос:
И/О 133
Работая подача напряжения:
1.2V
Пакет/случай:
FPBGA-256
Упаковка:
лоток
Серия:
ЛФЭ3
Распределенный RAM:
кбит 36
Врезанный РАМ блока - ЭБР:
кбит 700
Полная память:
кбит 736
Группа вес:
800mg
Выделить:

управление ик силы

,

компоненты интегральной схемаы

Product Description

Решетка вентильной матрицы ЭКП3 поля ЛФЭ3-17ЭА-6ФТН256И Программабле

 

Особенности
плотность логики  более высокая для увеличенной системы
Интеграция
• 17К к 149К ЛУЦ
• 116 до 586 И/Ос
СЭРДЭС врезанное 
• 150 Мбпс к 3,2 Гбпс для родового 8б10б, бит 10
СЭРДЭС, и 8-разрядные режимы СЭРДЭС
• Тарифы данных 230 Мбпс к 3,2 Гбпс в канал
для всех других протоколов
• До 16 каналов в прибор: ПКИ срочный,
СОНЭТ/СДХ, локальные сети (1ГбЭ, СГМИИ, САУИ),
КПРИ, СМПТЭ 3Г и серийное РапидИО
сысДСП™ 
• Полностью каскадабле архитектура куска
• 12 до 160 куска для высокой эффективности умножат
и аккумулируйте
• Сильная 54 деятельности бита АЛУ
• Публикация МАК разделения времени передавая по мультиплексу
• Округление и усекание
• Поддержки каждого куска
— Половинное 36кс36, 2 18кс18 или 4 множителя 9кс9
— Предварительное МАК 18кс36 и 18кс18 умножат-
Умножать-аккумулируйте деятельность (MMAC)
ресурсы памяти  гибкие
• До сысМЭМ™ 6.85Мбиц врезанный блок
РАМ (ЭБР)
• 36К к битам 303К распределило РАМ
сысКЛОКК сетноые-аналогов ПЛЛс и ДЛЛс 
• 2 ДЛЛс и до 10 ПЛЛс в прибор
Пре-проектированный  И/О источника одновременный
• Регистры ГДР в клетках И/О
• Прочитанные преданные/пишут выравнивать функциональность
• Преданная логика передачи
• Поддержка стандартов источника одновременная
— АДК/ДАК, 7:1 ЛВДС, СГМИИ
Высотой с приборы скорости АДК/ДАК
• Преданная память ДДР/ДДР2/ДДР3 с ДКС
поддержка
• Опционное  (ISI) взаимодействия Интер-символа
коррекция на выходах
поддержки буфера  Программабле сысИ/О™
Широкий диапазон интерфейсов
• прекращение На-обломока
• Опционный фильтр выравнивания на входных сигналах
• ЛВТТЛ и ЛВКМОС 33/25/18/15/12
• ССТЛ 33/25/18/15 И, ИИ
• ХСТЛ15 и и ХСТЛ18 и, ИИ
• ПКИ и дифференциал ХСТЛ, ССТЛ
• ЛВДС, автобус-ЛВДС, ЛВПЭКЛ, РСДС, МЛВДС
конфигурация прибора  гибкая
• Преданный банк для конфигурации И/Ос
• Интерфейс вспышки ботинка СПИ
• Поддержанные изображения двойной загрузки
• Невольничье СПИ
• И/О ТрансФР™ для простых обновлений поля
• Мягкий макрос ошибки Детект врезанный
поддержка системного уровня 
• ИЭЭЭ 1149,1 и ИЭЭЭ 1532 уступчивый
• Покажите анализатор логики
• Общее назначение конфигурации ОРКАстра ФПГА
• генератор На-обломока для начинания & общего пользования
• 1,2 электропитание ядра в
Таблица 1-1. Проводник выбора семьи ЛаттисеЭКП3™
Прибор ЭКП3-17 ЭКП3-35 ЭКП3-70 ЭКП3-95 ЭКП3-150
ЛУЦ (к) 17 33 67 92 149
сысМЭМ преграждает (18 Кбиц) 38 72 240 240 372
Врезанная память (Кбиц) 700 1327 4420 4420 6850
Распределенные биты РАМ (Кбиц) 36 68 145 188 303
18 кс 18 множителей 24 64 128 128 320
СЭРДЭС (квадрацикл) 1 1 3 3 4
ПЛЛс/ДЛЛс 2/2 4/2 10/2 10/2 10/2
Пакеты и каналы СЭРДЭС комбинации И/О
ксБГА 328 (10 кс 10 мм) 2/116
фтБГА 256 (17 кс 17 мм) 4/133 4/133
фпБГА 484 (23 кс 23 мм) 4/222 4/295 4/295 4/295
фпБГА 672 (27 кс 27 мм) 4/310 8/380 8/380 8/380
фпБГА 1156 (35 кс 35 мм) 12/490 12/490 16/586

 

Q1. Что ваши термины упаковки?

А: Вообще, мы пакуем наши товары в нейтральных белых коробках и коричневых коробках. Если вы законно регистрировали патент, то мы можем упаковать товары в ваших заклеймленных коробках после получать ваши письма утверждения.

 

Q2. Что ваше МОК?

А: Мы обеспечиваем вам небольшое МОК для каждого деталя, его зависим ваш специфический заказ!

 

Q3. Вы испытываете или проверяете все ваши товары перед доставкой?

А: Да, мы имеем тест 100% и проверяем все товары перед доставкой.

 

К4: Как вы делаете наше дело долгосрочное и хорошее отношение?

А: Мы держим хорошее качество и конкурентоспособная цена для обеспечения наших клиентов помогает;

Мы уважаем каждого клиента по мере того как наши друг и мы задушевно делаем дело и делаем друзей с ними, его нет что-то которое можно заменить.

 

К5: Как связаться мы?
А: Отправьте ваши детали в внизу, щелчок дознания «отправьте " теперь!!!

 

Поля интегральных схема вентильной матрицы решетка ЭКП3 электронного Программабле 0

Recommended Products
Свяжитесь сейчас
продукты
products details
Поля интегральных схема вентильной матрицы решетка ЭКП3 электронного Программабле
MOQ: 10pcs
цена: Подлежит обсуждению
standard packaging: 450пкс/бокс
Delivery period: 2-3 дня
payment method: T / T, Western Union
Supply Capacity: 3050ПКС/ВЭЭК
Подробная информация
Место происхождения
МОЙ
Фирменное наименование
Lattice
Сертификация
Rohs
Номер модели
LFE3-17EA-6FTN256I
Продукт:
ЭКП3
Количество элементов логики:
17000
Количество блоков массива логики - лабораторий:
2125
Количество И/Ос:
И/О 133
Работая подача напряжения:
1.2V
Пакет/случай:
FPBGA-256
Упаковка:
лоток
Серия:
ЛФЭ3
Распределенный RAM:
кбит 36
Врезанный РАМ блока - ЭБР:
кбит 700
Полная память:
кбит 736
Группа вес:
800mg
Количество мин заказа:
10pcs
Цена:
Подлежит обсуждению
Упаковывая детали:
450пкс/бокс
Время доставки:
2-3 дня
Условия оплаты:
T / T, Western Union
Поставка способности:
3050ПКС/ВЭЭК
Выделить

управление ик силы

,

компоненты интегральной схемаы

Product Description

Решетка вентильной матрицы ЭКП3 поля ЛФЭ3-17ЭА-6ФТН256И Программабле

 

Особенности
плотность логики  более высокая для увеличенной системы
Интеграция
• 17К к 149К ЛУЦ
• 116 до 586 И/Ос
СЭРДЭС врезанное 
• 150 Мбпс к 3,2 Гбпс для родового 8б10б, бит 10
СЭРДЭС, и 8-разрядные режимы СЭРДЭС
• Тарифы данных 230 Мбпс к 3,2 Гбпс в канал
для всех других протоколов
• До 16 каналов в прибор: ПКИ срочный,
СОНЭТ/СДХ, локальные сети (1ГбЭ, СГМИИ, САУИ),
КПРИ, СМПТЭ 3Г и серийное РапидИО
сысДСП™ 
• Полностью каскадабле архитектура куска
• 12 до 160 куска для высокой эффективности умножат
и аккумулируйте
• Сильная 54 деятельности бита АЛУ
• Публикация МАК разделения времени передавая по мультиплексу
• Округление и усекание
• Поддержки каждого куска
— Половинное 36кс36, 2 18кс18 или 4 множителя 9кс9
— Предварительное МАК 18кс36 и 18кс18 умножат-
Умножать-аккумулируйте деятельность (MMAC)
ресурсы памяти  гибкие
• До сысМЭМ™ 6.85Мбиц врезанный блок
РАМ (ЭБР)
• 36К к битам 303К распределило РАМ
сысКЛОКК сетноые-аналогов ПЛЛс и ДЛЛс 
• 2 ДЛЛс и до 10 ПЛЛс в прибор
Пре-проектированный  И/О источника одновременный
• Регистры ГДР в клетках И/О
• Прочитанные преданные/пишут выравнивать функциональность
• Преданная логика передачи
• Поддержка стандартов источника одновременная
— АДК/ДАК, 7:1 ЛВДС, СГМИИ
Высотой с приборы скорости АДК/ДАК
• Преданная память ДДР/ДДР2/ДДР3 с ДКС
поддержка
• Опционное  (ISI) взаимодействия Интер-символа
коррекция на выходах
поддержки буфера  Программабле сысИ/О™
Широкий диапазон интерфейсов
• прекращение На-обломока
• Опционный фильтр выравнивания на входных сигналах
• ЛВТТЛ и ЛВКМОС 33/25/18/15/12
• ССТЛ 33/25/18/15 И, ИИ
• ХСТЛ15 и и ХСТЛ18 и, ИИ
• ПКИ и дифференциал ХСТЛ, ССТЛ
• ЛВДС, автобус-ЛВДС, ЛВПЭКЛ, РСДС, МЛВДС
конфигурация прибора  гибкая
• Преданный банк для конфигурации И/Ос
• Интерфейс вспышки ботинка СПИ
• Поддержанные изображения двойной загрузки
• Невольничье СПИ
• И/О ТрансФР™ для простых обновлений поля
• Мягкий макрос ошибки Детект врезанный
поддержка системного уровня 
• ИЭЭЭ 1149,1 и ИЭЭЭ 1532 уступчивый
• Покажите анализатор логики
• Общее назначение конфигурации ОРКАстра ФПГА
• генератор На-обломока для начинания & общего пользования
• 1,2 электропитание ядра в
Таблица 1-1. Проводник выбора семьи ЛаттисеЭКП3™
Прибор ЭКП3-17 ЭКП3-35 ЭКП3-70 ЭКП3-95 ЭКП3-150
ЛУЦ (к) 17 33 67 92 149
сысМЭМ преграждает (18 Кбиц) 38 72 240 240 372
Врезанная память (Кбиц) 700 1327 4420 4420 6850
Распределенные биты РАМ (Кбиц) 36 68 145 188 303
18 кс 18 множителей 24 64 128 128 320
СЭРДЭС (квадрацикл) 1 1 3 3 4
ПЛЛс/ДЛЛс 2/2 4/2 10/2 10/2 10/2
Пакеты и каналы СЭРДЭС комбинации И/О
ксБГА 328 (10 кс 10 мм) 2/116
фтБГА 256 (17 кс 17 мм) 4/133 4/133
фпБГА 484 (23 кс 23 мм) 4/222 4/295 4/295 4/295
фпБГА 672 (27 кс 27 мм) 4/310 8/380 8/380 8/380
фпБГА 1156 (35 кс 35 мм) 12/490 12/490 16/586

 

Q1. Что ваши термины упаковки?

А: Вообще, мы пакуем наши товары в нейтральных белых коробках и коричневых коробках. Если вы законно регистрировали патент, то мы можем упаковать товары в ваших заклеймленных коробках после получать ваши письма утверждения.

 

Q2. Что ваше МОК?

А: Мы обеспечиваем вам небольшое МОК для каждого деталя, его зависим ваш специфический заказ!

 

Q3. Вы испытываете или проверяете все ваши товары перед доставкой?

А: Да, мы имеем тест 100% и проверяем все товары перед доставкой.

 

К4: Как вы делаете наше дело долгосрочное и хорошее отношение?

А: Мы держим хорошее качество и конкурентоспособная цена для обеспечения наших клиентов помогает;

Мы уважаем каждого клиента по мере того как наши друг и мы задушевно делаем дело и делаем друзей с ними, его нет что-то которое можно заменить.

 

К5: Как связаться мы?
А: Отправьте ваши детали в внизу, щелчок дознания «отправьте " теперь!!!

 

Поля интегральных схема вентильной матрицы решетка ЭКП3 электронного Программабле 0

Карта сайта |  Политика конфиденциальности | Китай хорошо. Качество электронные интегральные схемаы Доставщик. 2019-2025 Shenzhen Hongxinwei Technology Co., Ltd Все. Все права защищены.